JK flip flop 0-9 sayıcı

JK Flip Flop larını kullanarak 0-9 arası sayıcı devresi tasarımı :

1. 7Seg BCD
2. 4511
3. 7473 (JK)
4. NAND Kapısı
5. Clock sinyali   

7473 JK FF larımızı asenkron sayıcı biçiminde bağladık çıkışları 4511 bağlayıp BCD deki gerekli sayma işlemini gerçekleştirdik. Nand kapısı kullanmaktaki amacımız 9 geldiğinde FF larımızı resetleyerek 0 a dönmesini sağlamak

Proteus Tasarımı :

Share on Facebook Share on Twitter Share on Google Plus

About M.Enes Kale

This is a short description in the author block about the author. You edit it by entering text in the "Biographical Info" field in the user admin panel.